

**This Page Is Inserted by IFW Operations
and is not a part of the Official Record**

BEST AVAILABLE IMAGES

**Defective images within this document are accurate representation of
The original documents submitted by the applicant.**

Defects in the images may include (but are not limited to):

- **BLACK BORDERS**
- **TEXT CUT OFF AT TOP, BOTTOM OR SIDES**
- **FADED TEXT**
- **ILLEGIBLE TEXT**
- **SKEWED/SLANTED IMAGES**
- **COLORED PHOTOS**
- **BLACK OR VERY BLACK AND WHITE DARK PHOTOS**
- **GRAY SCALE DOCUMENTS**

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **10163898 A**

(43) Date of publication of application: **19.06.98**

(51) Int. Cl. **H04B 1/16**

(21) Application number: **08330249**

(71) Applicant: **NIGATA SEIMITSU KK**

(22) Date of filing: **25.11.96**

(72) Inventor: **MIYAGI HIROSHI**


(54) **RADIO RECEIVER**

COPYRIGHT: (C)1998,JPO

(57) Abstract

PROBLEM TO BE SOLVED: To provide a radio receiver which always tunes with high accuracy and has a tuning circuit that is used for both AM reception and AF reception.

SOLUTION: A sampling tuning circuit 5 which samples a receiving signal that is received by an antenna 3 with a reference clock that is outputted from a clock generating circuit 4 and extracts only the reference clock and the same frequency element is provided inside a radio receiver. At the time of receiving an FM broadcasting, an FM intermediate frequency signal that is outputted from a mixing circuit 102 is inputted to the circuit 5 and only 10.7MHz frequency element is extracted. At the time of receiving an AM broadcast, a receiving signal that is received by the antenna 3 is directly inputted to the circuit 5 and only a selected channel frequency element is extracted. Also, a tracking error is stopped by interlocking the frequency of a local oscillating signal which is used at the time of conversion into an AM intermediate frequency and the frequency of a reference clock and changing them.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-163898

(43) 公開日 平成10年(1998) 6月19日

(51) Int.Cl.⁸

H 0 4 B 1/16

識別記号

F I

H 0 4 B 1/16

A

審査請求 未請求 請求項の数 6 F D (全 10 頁)

(21) 出願番号 特願平8-330249

(22) 出願日 平成8年(1996)11月25日

(71) 出願人 591220850

新潟精密株式会社

新潟県上越市西城町2丁目5番13号

(72) 発明者 宮城 弘

神奈川県横浜市港北区新吉田町1265番地1

イトーピア綱島204号室


(74) 代理人 弁理士 雨貝 正彦

(54) 【発明の名称】 ラジオ受信機

(57) 【要約】

【課題】 常に高精度の同調が可能で、かつAM受信用としてもFM受信用としても利用できる同調回路を備えたラジオ受信機を提供する。

【解決手段】 アンテナ3で受信した受信信号をクロック発生回路4から出力された基準クロックでサンプリングして受信信号の中から基準クロックと同一周波数成分のみを抽出するサンプリング同調回路5をラジオ受信機内部に設ける。FM放送の受信時には、混合回路102から出力されるFM中間周波信号をサンプリング同調回路5に入力して10.7MHzの周波数成分のみを抽出する。AM放送の受信時には、アンテナ3で受信した受信信号を直接サンプリング同調回路5に入力して選局周波数成分のみを抽出する。また、AM中間周波数に変換する際に用いる局部発振信号の周波数と基準クロックの周波数とを連動して変化させてトラッキングエラーをなくす。



【特許請求の範囲】

【請求項1】 アンテナで受信した受信信号の中から選局を希望する周波数成分のみを抽出して検波処理を行うラジオ受信機において、

基準クロックの周期の整数倍の周期を有し互いに位相のずれた複数のパルス信号を出力するパルス発生回路と、このパルス発生回路から出力された前記パルス信号で前記受信信号をサンプリングした結果に基づいて、前記受信信号の中から前記パルス信号と同一周波数成分のみを抽出するサンプリング同調回路とを備え、前記サンプリング同調回路の出力に基づいて検波処理を行うことを特徴とするラジオ受信機。

【請求項2】 請求項1において、前記サンプリング同調回路は、前記パルス発生回路から出力される各パルス信号に対応して設けられ各パルス信号に同期して前記受信信号の信号レベルに応じた電荷を蓄積する複数のキャパシタを備えることを特徴とするラジオ受信機。

【請求項3】 請求項1または2において、前記サンプリング同調回路は、AM放送の受信時には、前記受信信号の中から選局を希望する周波数成分のみを抽出することを特徴とするラジオ受信機。

【請求項4】 請求項1～3のいずれかにおいて、前記受信信号を低周波のFM中間周波信号に変換するFMフロントエンド部と、前記FM中間周波信号に対して検波処理を行うFM検波部とを備え、前記サンプリング同調回路は、前記FMフロントエンド部の出力の中から予め定めた中間周波数成分のみを抽出して前記FM検波部に供給することを特徴とするラジオ受信機。

【請求項5】 請求項4において、FM放送の受信時には前記FMフロントエンド部の出力を前記サンプリング同調回路に導き、AM放送の受信時には前記受信信号を選択同調あるいは周波数変換することなく前記サンプリング同調回路に導く受信切換手段と、

FM放送の受信時には予め定めた一定周波数の前記基準クロックを出力し、AM放送の受信時には選局を希望する周波数に対応した周波数の前記基準クロックを出力する基準クロック発生回路とを備えることを特徴とするラジオ受信機。

【請求項6】 請求項1～5のいずれかにおいて、AM放送の受信時に、選局を希望する周波数に応じた周波数の局部発振信号を出力する局部発振回路と、AM放送の受信時に、前記サンプリング同調回路の出力を前記局部発振信号に基づいて低周波のAM中間周波数に変換する周波数変換器とを備え、AM放送の受信時には、前記基準クロックの周波数と前記局部発振信号の周波数とを連動して変化させることを

特徴とするラジオ受信機。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、基準クロックと同一周波数成分のみを抽出するサンプリング同調回路を含んで構成したラジオ受信機に関する。

【0002】

【従来の技術】ラジオ受信機の内部には、所望の周波数電波のみを選局できるように同調回路が設けられてい

る。ただし、同調回路を1つ設けただけでは、周波数の選択性がよくなく雑音を完全に除去できないため、受信機内部に複数の同調回路を設けることも多い。例えば、スーパーヘテロダイン方式のAM受信機では、アンテナ入力回路、高周波増幅回路および中間周波増幅回路の内部にそれぞれ同調回路を設けている。

【0003】

【発明が解決しようとする課題】ところで、カーラジオのようにAMラジオ受信機のアンテナをロードアンテナで構成すると、このアンテナは容量性であることから、アンテナの長短によって容量が変化し、アンテナ入力回路に同調回路を設けても、うまく同調を取ることができない。このため、ラジオ受信機の初段に同調回路を設けずに、アンテナからの高周波信号を非同調のままFETで受けて増幅し、FETの後段側で同調を取るようにした回路も提案されている。しかしながら、ラジオ受信機の初段で同調を取らない場合には、後段側に設けた同調回路に種々の周波数電波が入力されるため、所望の周波数成分が妨害されて精度よく抽出できなくなる。

【0004】また、従来のAM/FM兼用ラジオ受信機は、AM受信用とFM受信用にそれぞれ別々に同調回路を設けるのが一般的であり、部品点数が多くなって受信機の小型化を妨げる要因になっていた。

【0005】さらに、従来の同調回路は、LC共振回路を含んで構成するのが一般的であり、同調周波数が変化してもQを常に一定にしている。このため、同調周波数が高くなるほど帯域幅が広くなり、同調周波数に応じて帯域幅が変化するという問題があった。

【0006】本発明は、このような点に鑑みて創作されたものであり、その目的は広帯域にわたって高精度の同調が可能で、かつAM受信用としてもFM受信用としても利用できる同調回路を備えたラジオ受信機を提供することにある。

【0007】

【課題を解決するための手段】上述した課題を解決するために、請求項1のラジオ受信機は、受信機内部にサンプリング同調回路を設け、アンテナで受信した受信信号をサンプリング同調回路に入力し、受信信号の中から基準クロックと同一の周波数成分のみを抽出する。これにより、従来のようなLC共振回路を用いずに同調回路を構成でき、アンテナの容量による影響を受けることがな

くなる。したがって、アンテナをサンプリグ同調回路に直接接続できる。

【0008】請求項2のラジオ受信機は、パルス発生回路から出力される各パルス信号に対応して複数のキャパシタを設け、これらキャパシタに、各パルス信号に同期して受信信号の信号レベルに応じた電荷を蓄積する。これらキャパシタの一端を相互に接続して出力端子に導くことにより、パルス信号と同一周波数成分のみが抽出される。

【0009】請求項3のラジオ受信機は、AM放送を受信可能な受信機であり、サンプリグ同調回路を例えばアンテナに直接接続し、アンテナで受信した受信信号の中から選局を希望する周波数成分のみを抽出する。

【0010】請求項4のラジオ受信機は、FM放送を受信可能なスーパーヘテロダイン方式の受信機であり、FMフロントエンド部の出力をサンプリグ同調回路に入力して中間周波数（例えば10.7MHz）成分のみを抽出し、サンプリグ同調回路の出力をFM検波部に入力する。

【0011】請求項5のラジオ受信機は、AM放送とFM放送を受信可能な受信機であり、どちらを受信するかによってサンプリグ同調回路の入力を切り換える。具体的には、FM放送の受信時には、FMフロントエンド部で周波数変換を行った結果であるFM中間周波信号をサンプリグ同調回路に入力し、サンプリグ同調回路を中間周波フィルタとして利用する。一方、AM放送の受信時には、アンテナで受信した受信信号をそのままサンプリグ同調回路に入力して選局を希望する周波数に同調させる。また、FM放送受信時には、基準クロックの周波数を固定にし、AM放送受信時には、基準クロックの周波数を選局を希望する周波数に合わせて変化させる。

【0012】請求項6のラジオ受信機は、AM放送を受信可能なスーパーヘテロダイン方式の受信機であり、サンプリグ同調回路に入力される基準クロックの周波数と、中間周波数に変換する際に用いる局部発振信号の周波数とを連動して変化させるため、従来問題とされたトラッキングエラーが起きなくなる。

【0013】

【発明の実施の形態】以下、本発明を適用したラジオ受信機について、図面を参照しながら具体的に説明する。

【0014】図1はラジオ受信機の一実施形態のブロック図である。同図に示すように、本実施形態のラジオ受信機は、FM放送を受信するFM受信部1と、AM放送を受信するAM受信部2とを備えている。FM受信部1は、高周波増幅回路101、混合回路102、局部発振回路103、選局回路104、中間周波増幅回路105、FM検波回路106、ステレオ復調回路107、ディエンファシス回路108L、108R、低周波増幅回路109L、109R、およびスピーカ110L、110R

0Rを含んで構成されている。一方、AM受信部2は、高周波増幅回路201、混合回路202、局部発振回路203、選局回路204、中間周波増幅回路205、AM検波回路206、低周波増幅回路207、およびスピーカ208を含んで構成されている。

【0015】また、図1に示すラジオ受信機は、アンテナ3、クロック発生回路4、サンプリグ同調回路5、および同調発振回路6を備えており、これらはFM受信部1とAM受信部2の双方で利用される。

【0016】次に、FM受信部1とAM受信部2の構成および動作について詳細に説明する。

【0017】(1) FM受信部の構成および動作について

FM受信部1の高周波増幅回路101は、アンテナ3で受信した放送波のうち特定の帯域の放送波を選択的に増幅する。混合回路102、局部発振回路103および選局回路104は周波数変換器を構成しており、高周波増幅回路101から出力される周波数 f_c の搬送波信号と局部発振回路103から出力される周波数 f_L の局部発振信号とを混合し、変調内容を変えずに周波数変換を行って $f_L - f_c$ の中間周波信号を出力する。FM放送を受信する場合には、中間周波信号の周波数は例えば10.7MHzに設定される。この周波数は、FM放送の受信時は常に固定である。

【0018】図2は、局部発振回路103と選局回路104の詳細構成を示すブロック図であり、PLL周波数シンセサイザ方式の電子選局を行う例を示している。基準発振器301から出力された基準発振信号はプリスケラ302で例えば4分周されて局部発振回路103内の位相比較器303に入力される。また、局部発振回路103内の電圧制御発振回路(VCO)304から出力された局部発振信号は、プリスケラ305に入力されて例えば4分周された後、プログラマブルカウンタ306で選局周波数に応じた分周比で分周されて位相比較器303に入力される。位相比較器303は、プリスケラ302の出力の位相とプログラマブルカウンタ306の出力の位相とを比較し、位相差に応じた電圧をローパスフィルタ307を介して電圧制御発振回路304に入力する。

【0019】以上により、電圧制御発振回路304から出力される局部発振信号は基準発振信号に同期するように制御される。また、制御回路308は、プログラマブルカウンタ306に分周比を設定するとともに、表示部309に選局周波数などの各種情報を表示させる。

【0020】図1に示す混合回路102の出力はスイッチSW1に入力される。スイッチSW1は、FM放送の受信時には接点p側に設定され、AM放送の受信時には接点q側に設定される。したがって、FM放送の受信時には、混合回路102の出力はサンプリグ同調回路5に入力される。サンプリグ同調回路5は、混合回路1

02の出力の中から中間周波数成分のみを抽出する。

【0021】図3は、サンプリング同調回路5の詳細構成を示す回路図である。同図に示すように、サンプリング同調回路5は、16出力を有するリングカウンタ401と、リングカウンタ401の各出力に接続されるMOSトランジスタ402と、各MOSトランジスタ402のドレイン端子に接続されるコンデンサ403と、並列接続された抵抗404およびコンデンサ405とを含んで構成されている。

【0022】図4は、リングカウンタ401の出力変化を示す波形図である。同図に示すように、リングカウンタ401は、図1のクロック発生回路4から出力される基準クロックの16周期に1回の割合でパルスを出力する。より詳細には、リングカウンタ401は各出力端子から基準クロックの16倍の周期を有するパルスを出力する。また、各出力端子から出力されるパルスの位相を基準クロックの1クロック分ずつずらしている。

【0023】リングカウンタ401の各出力は、図3に示すように、対応するMOSトランジスタ402のゲート端子に入力される。リングカウンタ401の各出力端子から出力されるパルスの位相は互いにずれているため、MOSトランジスタ402がオンする時期もそれぞれ異なっており、MOSトランジスタ402に接続されたコンデンサ403は、MOSトランジスタ402のオン・オフに応じて充放電を繰り返す。

【0024】例えば、サンプリング同調回路5に基準クロックを16分周した信号と周波数が等しい信号 V_{in} が入力された場合には、図3のa点の電圧は図4のように階段状に変化する。一方、基準クロックを16分周した信号と異なる周波数の信号がサンプリング同調回路5に入力された場合には、各周期ごとに図3のa点の電圧が変化するため、やがてa点の電位はゼロ電位に収束する。このように、図3のようなサンプリング同調回路を構成することにより、リングカウンタ401の出力周波数、すなわち基準クロックの $1/16$ の周波数と等しい周波数成分のみを抽出することができる。

【0025】なお、図3のa点のラインはインピーダンスが高いため、入力インピーダンスが低い後段の回路に直接接続すると出力波形をそのままの形で取り出すことができない。このため、a点のラインを図3のようにFET406でいったん受けて、このFET406のソース端子を後段の回路に接続するのが望ましい。なお、図3のキャパシタ407は、混合回路102の出力 V_{in} に含まれる直流分をカットするためのものであり、抵抗408および409はFET406に適当なバイアスを与えるためのものである。

【0026】このように、サンプリング同調回路5は、リングカウンタ401やMOSトランジスタ402などの半導体化しやすい部品のみで構成されているため、回路全体を容易にチップ化することができる。また、図3

の回路では、リングカウンタ401の出力数を増やして1周期内のサンプリング数を増やすことにより、同調精度を容易に上げることができる。逆に、高精度の同調が不要の場合には、1周期内のサンプリング数を減らせばよく、サンプリング数を減らすことで回路規模を削減できる。

【0027】また、図3に示すサンプリング同調回路5は、デジタル的に同調を行うため、構成部品の温度特性等の影響を受けることがなく、常に安定した精度で同調を行える。さらに、増幅回路を持たないため、発振するおそれもない。

【0028】サンプリング同調回路5に入力される基準クロックは図1に示すクロック発生回路4で生成される。クロック発生回路4は、電圧制御発振回路(VCO)451と、プログラマブルカウンタ(PC)452と、基準発振器453と、位相比較器454と、ローパスフィルタ(LPF)455とを含んで構成されている。電圧制御発振回路451は基準クロックを出力し、プログラマブルカウンタ452は予め設定された分周比で基準クロックを分周する。位相比較器454は、プログラマブルカウンタ452の出力と、基準発振器453からの基準発振信号とを位相比較し、位相差に応じた電圧をローパスフィルタ455を介して電圧制御発振回路451に入力する。電圧制御発振回路451は、ローパスフィルタ455の出力電圧に応じて基準クロックの周波数を変更し、基準クロックが基準発振信号に同期するように制御する。

【0029】このように、プログラマブルカウンタ452の分周比が任意に設定可能なクロック発生回路4とサンプリング同調回路5とを組み合わせることにより、同調周波数の変更を容易に行うことができ、かつ所望の同調周波数を正確に設定することができる。また、図3に示すサンプリング同調回路5の Q は、 $Q = \pi f C R N$

(C はキャパシタ403の静電容量、 R は抵抗404の抵抗値、 N はサンプリング数)で表され、基準クロックの周波数が高くなるほど Q が大きくなるため、同調周波数を変更しても帯域幅 $\Delta f = f/Q$ を常に一定にでき、広範囲の周波数に対して同精度で同調を行える。

【0030】サンプリング同調回路5を通過した10.7MHzの中間周波信号は、図1に示すように、中間周波増幅回路105で増幅された後にFM検波回路106に入力される。FM検波回路106は、中間周波信号を変調前のステレオ複合信号に変換する。このステレオ複合信号は、L信号成分と、R信号成分と、19kHzのパイロット信号とを合成したものである。このステレオ複合信号はステレオ復調回路107に入力されてL信号とR信号とに分離再生される。

【0031】図5はステレオ復調回路107の詳細構成を示すブロック図である。同図に示すように、ステレオ復調回路107は、プリアンプ501と、位相比較器5

02と、ローパスフィルタ503と、DCアンプ504と、分周器505～508と、スイッチング回路509とを含んで構成され、DCアンプ504の出力は同調発振回路6に入力される。同調発振回路6は、後述するように所定周波数、例えば456kHzで発振動作を行い、その発振出力は分周器505に入力される。分周器505～507は同調発振回路6の出力を分周して38kHzの正弦波信号を生成し、分周器508はさらに2分周して19kHzの正弦波信号を生成する。位相比較器502は、ステレオ複合信号に含まれるパイロット信号と分周器508の出力とを位相比較し、位相差に応じた電圧を出力する。この出力はローパスフィルタ503を介してDCアンプ504に入力される。

【0032】図6はステレオ復調回路107内の各部の信号波形図の一例であり、図6(a)はプリアンプ501に入力されるステレオ複合信号の波形、図6(b)は分周器507の出力の波形、図6(c)は分周器507の出力の位相を半周期ずらした信号の波形、図6(d)はスイッチング回路509から出力されるL信号の波形、図6(e)はスイッチング回路509から出力され*20

$$Z = (Z1 \cdot Z3 \cdot Z5) / (Z2 \cdot Z4) \quad \dots (1)$$

インピーダンスZ2、Z4のいずれかにキャパシタを、それ以外のインピーダンスに抵抗を割り当てることにより、図7の回路は等価的にインダクタンスと同じ性質を示す。

【0036】図8は図1の同調発振回路6の詳細構成を示す回路図、図9は図8の等価回路図である。図8に示すように、抵抗605と607の間にはFET606が接続され、このFET606のゲート電圧を制御することにより、FET606のドレインソース間の抵抗値が可変制御される。このFET606のゲート端子には、図1に示すスイッチSW2が接続されている。このスイッチSW2は、FM放送を受信する場合には接点r側に設定され、AM放送を受信する場合には接点s側に設定される。接点r側のラインは、図5に示すようにステレオ復調回路107内部のDCアンプ504に接続されており、同調発振回路6はFM放送の受信時にはDCアンプ504の出力に応じて発振周波数を可変制御す ※

$$Q = R / (\omega L)$$

ただし、Rは入力抵抗610の抵抗値、LはGIC600のインダクタンスを示している。同調発振回路6を発振動作させたい場合には、(2)式に示すQを所定値以上に設定する必要がある。したがって、図8に示すスイッチSW3を接点t側に設定して入力抵抗610の抵抗値を無限大にすると、Qも無限大になり、同調発振回路6は安定に発振動作を行う。したがって、この状態でFET606のゲート電圧を制御することにより、同調発振回路6は、FM放送の受信時には電圧制御発振回路として機能する。

【0041】なお、図8に示す同調発振回路5では、F 50

*るR信号の波形を示している。

【0033】図6(a)に示すように、ステレオ復調回路107に入力されるステレオ複合信号は、L信号とR信号を38kHzの副搬送波で変調したものである。このため、ステレオ復調回路107内部の分周器505～507で38kHzのスイッチング信号を生成し、生成したスイッチング信号に同期してステレオ複合信号を取り込むことで、図6(d)および(e)のように、L信号とR信号を取り出すことができる。なお、図6(d)、(e)では、説明を簡略化するために、L信号を正弦波で、R信号を矩形波で表している。

【0034】図7は図1に示す同調発振回路6の中に含まれるGIC(Generalized Impedance Converter)の動作原理を説明する原理図である。同図に示すように、GIC600は、2個のオペアンプ601および602と、5個のインピーダンスZ1～Z5とで構成され、図示の1-1'間のインピーダンスZは(1)式で表される。

【0035】

※る。

【0037】また、GIC600と並列にキャパシタ608が接続されて等価的な並列共振回路が構成されており、さらに、GIC600とキャパシタ608の一端には、FET609を介して入力抵抗610が接続されている。FET609のゲート端子にはスイッチSW3が接続され、このスイッチSW3は、FM放送を受信する場合には接点t側に設定され、AM放送を受信する場合には接点u側に設定される。

【0038】FET609として、例えばnチャネルエンハンスメント型のMOSFETを用いた場合には、ゲート端子をローレベルにするとFET609はカットオフ状態となり、図8に示す同調発振回路6の入力抵抗610の抵抗値はみかけ上無限大になる。

【0039】ところで、図8に示す同調発振回路6のQは(2)式で表される。

【0040】

$$\dots (2)$$

FET609をオン・オフさせることにより入力抵抗610の抵抗値をみかけ上変化させているが、FET609を設ける代わりに、入力抵抗610として可変抵抗を用いてその抵抗値を調整してもよい。

【0042】また、同調発振回路6の出力Voutには、図1に示すようにスイッチSW4が接続され、このスイッチSW4はFM放送の受信時には接点v側に設定される。したがって、同調発振回路6の出力はスイッチSW4の接点vを通して図5に示したステレオ復調回路107内部の分周回路505に入力される。

【0043】ステレオ復調回路107で分離再生された

L信号およびR信号は、図1に示すようにそれぞれ別々にディエンファシス回路108L、108Rに入力され、高域部を減衰させてSN比の改善を図った後、低周波増幅回路109L、109Rを経てスピーカ110L、110Rから音声出力される。

【0044】(2) AM受信部の構成および動作について

AM放送を受信する場合には、図1に示すスイッチSW1は接点q側に設定される。したがって、アンテナ3で受信した受信信号はスイッチSW1を介してサンプリ
10 グ同調回路5に入力される。上述したように、サンプリ
ング同調回路5は、受信信号の中から基準クロックと同一周波数成分のみを抽出する。なお、FM放送を受信する場合は、クロック発生回路4から出力される基準クロックの周波数は常に固定に設定されるが、AM放送を受信する場合は、選局する周波数に応じて基準クロックの周波数を変化させる必要がある。より具体的には、AM受信時には、基準クロックの周波数は選局を希望する周波数の16倍(サンプリ
20 グ数Nが「16」の場合)の周波数に設定される。

【0045】サンプリ
ング同調回路5の出力は、混合回路202、局部発振回路203および選局回路204からなる周波数変換器に入力され、例えば450kHzの中間周波信号に変換される。局部発振回路203は、FM受信部1の局部発振回路103と同じように構成され、不図示の電圧制御発振回路(VCO)から出力される局部発振信号を不図示の基準発振器から出力される基準発振信号に同期させる処理を行う。選局回路204は、AM放送の周波数範囲(例えば530~1700kHz)の中で選局を行う。

【0046】なお、サンプリ
ング同調回路5の同調周波数と、局部発振信号の発振周波数とは連動して変化し、例えば周波数fの放送波を受信する場合は、サンプリ
ング同調回路5の同調周波数はfに設定され、局部発振信号の発振周波数は例えばf+450kHzに設定される。

【0047】混合回路202から出力された中間周波信号は、図8に詳細を示す同調発振回路6に入力される。AM放送の受信時には、図8に示すスイッチSW3が接点u側に設定されてFET609がオンし、混合回路202からの中間周波信号は入力抵抗610を介して抵抗603の一端に印加される。また、スイッチSW2は接点s側に設定され、FET606のゲート端子には、抵抗7および8の分圧比で定まる電圧が印加される。したがって、抵抗7および8の分圧比を予め調整しておくことで、図8に示した同調発振回路6は、FET609を介して入力された信号の中から450kHzの中間周波信号のみを抽出する同調動作を行う。

【0048】また、AM放送の受信時には、図1に示すスイッチSW4は接点w側に設定され、同調発振回路6

を通過した信号はスイッチSW4の接点wを介して中間周波増幅回路205に入力されてゲイン調整が行われた後にAM検波回路206に入力される。AM検波回路206は、ダイオード等を用いて中間周波信号を低周波信号に変換し、変換した低周波信号は低周波増幅回路207で増幅されてスピーカ208から音声出力される。

【0049】このように、本実施形態では、AM放送波の選択同調をサンプリ
10 グ同調回路5を用いて行っており、従来のようなLC共振回路を利用した同調を行っていないため、アンテナの容量による影響を受けることがない。したがって、カーラジオ等のようにロードアンテナをサンプリ
ング同調回路5に直接接続することも可能であり、周波数変換器や中間周波増幅回路205などの後段側の回路に不要な妨害電波が混入するおそれもなく
20 なる。また、AM放送を受信する際には、PLL制御によって、サンプリ
ング同調回路5の同調周波数すなわち基準クロックの周波数と局部発振回路203から出力される局部発振信号の周波数とを連動して変化させるため、混合回路202から出力される中間周波信号の周波数を常に一定にすることができる。したがって、従来問題とされたトラッキングエラーが起きなくなる。

【0050】また、本実施形態では、サンプリ
ング同調回路5をFM放送の受信時には中間周波フィルタとして利用し、AM放送の受信時には初段の選択同調回路として利用するため、中間周波フィルタや選択同調回路を別個に設ける必要がなくなる。同様に、同調発振回路6をFM放送の受信時にはステレオ復調用の電圧制御発振回路として利用し、AM放送の受信時には中間周波フィルタとして利用するため、電圧制御発振回路や中間周波
30 フィルタを別個に設ける必要がなくなり、構成部品を削減できるとともに、受信機の小型化が可能となる。

【0051】上述した実施形態では、AM/FM兼用ラジオ受信機の構成を示したが、AM専用ラジオ受信機、あるいはFM専用ラジオ受信機の場合にも本発明は適用可能である。例えば、AM専用ラジオ受信機の場合、図1に示すFM受信部1を省略し、図1の並列接続された抵抗10とキャパシタ11の一端をサンプリ
ング同調回路5に直接接続すればよい。一方、FM専用ラジオ受信機の場合、図1に示すAM受信部2を省略し、図1の混合回路102の出力をサンプリ
40 グ同調回路5に直接入力すればよい。また、FM受信時には、クロック発生回路4から出力される基準クロックの周波数は常に一定であるため、プログラブルカウンタ452の代わりに、分周比が固定の分周器を用いてもよい。

【0052】また、上述した実施形態では、スーパーヘテロダイン方式のラジオ受信機の一例について説明したが、本発明は、スーパーヘテロダイン方式以外のラジオ受信機にも適用可能である。例えば、アンテナ3で受信したFM放送波を、中間周波信号に変換することなくサ
50 ンプリ
ング同調回路5に入力して選択同調処理を行い、

サンプリング同調回路5の出力に基づいて検波処理を行った後、検波して得られたステレオ復調信号をL信号とR信号に分離再生する際に、図1に示した同調発振回路6を用いてもよい。あるいは、アンテナ3で受信したAM放送波をサンプリング同調回路5で選択同調した後、中間周波信号に変換することなく図1に示す同調発振回路6に入力してもよい。

【0053】なお、図3に示したサンプリング同調回路5において、MOSトランジスタ402の代わりに、図10に示すようにCMOS構成のトランジスタ402'を用いてもよい。CMOS構成のトランジスタ402'を用いた場合には、寄生容量の影響を受けにくくなる。また、サンプリング同調回路5を構成する全素子をCMOSプロセスで形成できるため、チップ化する場合のプロセスを簡易化できる。

【0054】

【発明の効果】以上詳細に説明したように、本発明によれば、アンテナで受信した受信信号を基準クロックでサンプリングし、受信信号の中から基準クロックと同一周波数成分のみを抽出するため、従来のようにLC共振回路を用いずに同調回路を構成できる。したがって、アンテナの容量による影響を受けることなく、アンテナを直接同調回路に接続して所望の周波数に同調させることができる。また、デジタル的な同調処理を行うため、構成部品の温度特性等の影響を受けることがない。さらに、基準クロックの周波数を変えるだけで同調周波数を変更でき、かつ同調周波数に応じてQが変化するため、広帯域にわたって同一精度で同調を行うことができる。

【図面の簡単な説明】

【図1】ラジオ受信機の一実施形態のブロック図である。

【図2】局部発振回路と選局回路の詳細構成を示すブロック図である。

【図3】中間周波フィルタの詳細構成を示す回路図である。

【図4】リングカウンタの出力変化を示す波形図である。

る。

【図5】ステレオ復調回路の詳細構成を示すブロック図である。

【図6】(a)～(e)はステレオ復調回路内の各部の信号波形図である。

【図7】同調発振回路の中に含まれるGICの動作原理を説明する原理図である。

【図8】同調発振回路の詳細構成を示す回路図である。


【図9】図8の等価回路図である。

【図10】サンプリング同調回路の内部で使用されるCMOS構成のトランジスタの一例を示す図である。


【符号の説明】

- 1 FM受信部
- 2 AM受信部
- 3 アンテナ
- 4 クロック発生回路
- 5 サンプリング同調回路
- 6 同調発振回路
- 101 高周波増幅回路
- 102 混合回路
- 103 局部発振回路
- 104 選局回路
- 105 中間周波増幅回路
- 106 FM検波回路
- 107 ステレオ復調回路
- 108 L、108 R ディエンファシス回路
- 109 L、109 R 低周波増幅回路
- 110 L、110 R スピーカ
- 201 同調回路
- 202 混合回路
- 203 局部発振回路
- 204 選局回路
- 205 中間周波増幅回路
- 206 AM検波回路
- 207 低周波増幅回路
- 208 スピーカ

【図9】




【図10】




[illegible][illegible]


【図3】




【図4】




【図6】



【図7】



【図5】



【図8】

